삼성전자·SK하이닉스 "10나노 초반 D램에 EUV 도입"

대형 박스 형태의 EUV 장비(출처=ASML)

[아시아경제 명진규 기자] 삼성전자 가 파운드리(반도체 위탁생산)에서 반도체 업계 최초로 극자외선노광(EUV) 기술을 적용한 7나노(㎚) 반도체 생산을 시작했다고 18일 밝혔다. 이날 삼성전자는 파운드리 공정에 EUV 공정을 먼저 도입한 뒤 개발중인 차세대 D램 역시 EUV 공정을 적용하겠다는 계획도 밝혔다.

SK하이닉스 역시 지난 1월 실적 컨퍼런스콜을 통해 역시 차세대 D램 공정에 EUV를 사용하겠다고 밝힌 바 있다. EUV 공정은 전 세계 반도체 업체들이 앞다퉈 도입하고 있다. 세계 최대 파운드리 업체 TSMC를 비롯해 인텔도 오는 2021년에 EUV를 도입하겠다고 밝힌 바 있다.

반도체 업계가 EUV 도입에 열을 올리는 까닭은 기존 반도체 미세공정 기술이 한계에 달했기 때문이다. 현재 20나노 이후의 미세공정에는 멀티패터닝 기술이 사용된다. 멀티패터닝 기술은 웨이퍼에 회로를 여러번 걸려 미세한 회로 선폭을 그리는 기술이다.

쉽게 설명하자면 노광기를 통해 웨이퍼 위에 미세한 회로를 그린 뒤 이를 식각 작업을 통해 깍아낸다. 여기에 다시 미세한 막을 입힌 뒤 웨이퍼 위의 선로 사이에 다시 한번 회로를 그려 깍아낸다. 여러번 되풀이 하면 회로를 미세하게 그릴 수 있다. 반도체 업체마다 구현 방식은 조금씩 다르지만 이론상 멀티패터닝 작업을 여러번 거치면 초미세 공정 구현이 가능해진다.

현재 생산되는 10나노대 D램의 경우 총 4번의 멀티패터닝 작업을 거친다. 멀티패터닝의 가장 큰 단점은 공정이 복잡해진다는 것이다. 회로를 새겨 넣고 깍아내는 작업을 되풀이 하는 과정에서 수율도 낮아질 수 밖에 없다.

EUV 공정은 처음부터 회로를 얇게 그리는 것이 특징이다. 매우 짧은 파장을 갖고 있는 극자외선을 이용해 기존 반도체 공정보다 얇게 회로를 그릴 수 있다. 단점은 관련 장비 가격이 비싸다는 것이다. 심지어 네덜란드의 반도체 장비업체 ASML이 EUV 장비 시장을 독점하고 있어 장비 수급 자체가 어렵다.

이같은 단점 때문에 TSMC는 EUV 없이 7나노 미세공정을 개발해 양산하고 있다. 하지만 7나노 이하 미세공정을 구현하기 위해선 지금보다 멀티패터닝 공정 수를 늘려야 하기 때문에 EUV 도입이 필수불가결한 상황이다.

명진규 기자 aeon@asiae.co.kr