삼성-TSMC, 올해 3나노 초미세공정 맞붙는다…치열한 기술 경쟁

[아시아경제 정현진 기자] 올해 삼성전자와 TSMC의 3나노미터(㎚·10억분의 1m) 이하 초미세공정 기술 경쟁이 본격화한다. 삼성전자가 상반기 중 업계 최초로 게이트올어라운드(GAA) 기술을 적용하고 한발 빨리 3나노 반도체를 양산하겠다는 계획을 내놓으면서 업계 1위 TSMC를 제치고 차세대 기술 선두권을 확보할 수 있을 지 주목된다.

2일 재계에 따르면 삼성전자는 올해 상반기 GAA 기술을 적용한 3나노 반도체 양산에 돌입할 예정이다. 기존 핀펫 기반 5나노 공정에 비해 성능은 30% 향상되고 전력 소모는 50%, 면적은 35% 줄어든다. 3나노 1세대는 상반기 중, 2세대는 2023년 양산 시작될 예정이다. 현재로서는 삼성전자 시스템LSI와 미국 AMD 등이 삼성전자의 첫 3나노 파운드리 고객이 될 것으로 점쳐진다.

삼성전자가 로드맵 대로 3나노 양산에 성공하면 TSMC에 앞서 업계 최초 미세 공정이 이뤄지는 것이다. 외신 등에 따르면 현재 TSMC는 올해 하반기 중 3나노 제품을 양산할 계획이다. 일각에서는 당초 예상보다 양산 계획이 지연돼 4분기에나 생산이 가능할 것이라는 전망도 나온다. TSMC의 경우 갑작스러운 GAA 적용은 반도체의 안정성이 떨어질 수 있다는 이유를 들어 3나노 공정은 기존 핀펫 방식을 그대로 유지할 계획이다.

파운드리 사업 특성상 초미세 공정의 개발, 양산 시기가 빠를수록 시장 점유율 확보와 신규 고객사 확보에 유리하다. 이에 전 세계에서 5나노 이하 미세 공정이 가능한 두 업체는 기술 경쟁력을 우선적으로 확보해 대형 고객사를 확보하기 위한 전쟁을 벌이고 있다. 전체 파운드리 시장 점유율은 지난해 3분기 기준 TSMC가 53.1%, 삼성전자가 17.1%지만 초미세공정에 있어서는 6대4 수준으로 격차가 크게 줄어든다.

삼성전자와 TSMC는 3나노에 이어 2나노 초미세 공정을 위한 계획도 지난해 밝힌 만큼 두 회사 모두 개발에 한층 속도를 더 낼 것으로 보인다. 삼성전자는 지난해 10월 파운드리 포럼에서 2025년 GAA 기반 2나노 공정 양산에 나선다는 로드맵을 발표했다. 삼성전자가 2나노 공정 양산 계획을 공개한 것은 이 때가 처음으로, 차세대 트랜지스터 시장을 선도하겠다는 목표를 내놓았다.

TSMC도 2025년까지 2나노 공정을 개발, 양산에 적용할 계획을 내놨다. TSMC는 2나노부터 GAA 기술을 도입하기로 했으며 최근 2나노 파운드리 신공장 건설을 위해 대만 정부와 협의를 나눴다는 외신 보도도 나왔다. TSMC는 2나노 생산공장에 1조 대만달러를 투입할 예정이다. TSMC는 올해 3나노 공정 양산 시작과 함께 2나노 공정 개발도 가속화할 것이라는 뜻을 내비쳤다.

여기에 인텔도 기술 경쟁에 가세, 3파전 양상으로 변화할 가능성도 남아있다. 인텔은 지난해 7월 초미세공정 로드맵을 발표하고 2024년까지 2나노 수준의 반도체 공정 기술을 확보하겠다고 밝혔다. 나노보다 더 작은 '옹스트롬(A·100억분의 1m)'이라는 개념을 언급한 인텔은 현재 파운드리 시장을 이끄는 TSMC, 삼성전자를 제치고 기술을 선도하겠다는 자신감을 내비친 상태다. 다만 시장에서는 파운드리 사업을 최근에야 다시 시작한 인텔이 급격한 기술 개발이 가능할 지 의구심을 보이고 있다.

국내 반도체 업계 관계자는 "초미세 공정 기술력은 곧 파운드리 시장의 승기를 잡을 수 있는 핵심 요소"라면서 "GAA라는 새로운 기술이 도입되고 인텔까지 파운드리 시장에 들어온 만큼 기술력을 둘러싼 업계의 주목도가 한층 높아질 것"이라고 말했다.

정현진 기자 jhj48@asiae.co.kr