IBM·삼성·GF, 5나노 반도체 공정 개발…스마트폰 배터리 수명 3배↑

5나노 미터 칩 제조 가능한 실리콘 나노시트 생산공정 개발
기존 핀펫 구조 한계 극복…반도체 업계 새 청사진 제시
최신 10나노 대비 전력 성능 40%향상·전력 소모 75% 감소

[아시아경제 강희종 기자]IBM과 삼성전자, 글로벌파운드리(GF)가 공동으로 5나노(nm·1나노미터는 10억분의 1미터) 반도체 시대를 열었다. 5나노 공정을 적용하면 모바일 기기의 전력 소모가 크게 줄어들어 배터리 수명이 2~3배 늘어날 수 있다.

IBM은 삼성, 글로벌파운드리와 함께 업계 최초로 5나노미터칩 제조가 가능한 실리콘 나노시트(nanosheet) 트랜지스터 생산 공정 개발에 성공했다고 5일 밝혔다.

삼성, 글로벌파운드리가 함께하는 IBM 리서치 연합(IBM Research Alliance)은 200억개의 트랜지스터를 집적할 수 있는 7나노 테스트 노드칩 개발에 성공한지 채 2년도 지나지 않아 손톱만한 크기의 칩에 300억 개의 트랜지스터를 집적할 수 있는 기술 개발에 성공했다고 밝혔다.

IBM은 "이는 클라우드를 통해 제공되는 인공지능을 포함한 코그너티브(인지) 컴퓨팅, 사물인터넷(IoT) 및 기타 데이터 집약적 애플리케이션의 성능 향상으로 이어져 이 기술들의 발전이 가속화될 것으로 보인다. 또한, 전력 효율성 개선으로 스마트폰과 기타 모바일 제품의 배터리 지속시간이 현재 사용되고 있는 기기들과 비교해 최대 2~3배 늘어나게 된다"고 강조했다.

뉴욕주립대(SUNY) 폴리테크닉 연구소 나노스케일 과학 공학 대학의 나노테크 컴플렉스에서 진행된 이번 연구에서 과학자들은 기존의 핀펫(FinFET) 아키텍처 대신 실리콘 나노시트 스택을 사용한 트랜지스터 디바이스 구조로 반도체 업계에 새로운 청사진을 제시했다.

IBM은 실리콘 나노시트 트랜지스터로 더 강력한 성능의 5나노 칩을 머지 않은 미래에 생산할 수 있다는 사실이 입증됐다고 설명했다. 다만 구체적 상용화 일정은 발표하지 않았다. 7나노 생산 공정은 대만 TMSC가 올해 말이나 내년초에 이를 이용한 초도 생산에 착수할 가능성이 있는 것으로 알려졌다.

삼성전자는 최근 미국에서 열린 파운드리포럼에서 내년 7나노 공정 개발에 이어 2019년에 5나노 공정을 개발하겠다는 로드맵을 발표한 바 있다. 삼성전자는 지난해 10월 세계 최초로 10나노 공정 양산에 성공한 바 있다.

현재 시장에서 사용되고 있는 최신 10나노 칩과 비교했을 때, 나노시트 기반의 5나노 기술을 사용하면 동일한 전력 소모 시 성능이 40% 향상되고, 동일한 성능에서는 전력 소모량이 75% 감소한다.

IBM 리서치는 나노시트 반도체 기술에 대한 연구를 10년 이상 진행했다. IBM은 7나노 테스트노드를 제작하는 데 사용했던 극자외선(Extreme Ultraviolet, EUV) 리소그래피 기술을 이번 나노시트 트랜지스터 아키텍처에도 적용했다고 설명했다.

IBM은 "이 기술을 통해 단일 제조 공정이나 칩 설계 상에서 나노시트 너비를 지속적으로 조정할 수 있다"며 "이로써 기존의 핀펫 트랜지스터 아키텍처에서는 전류가 흐르는 핀 높이의 제약때문에 불가능했던 특정 서킷의 성능과 전력의 미세한 조정도 가능해졌다"고 설명했다. 핀펫 아키텍처로도 5나노 칩을 구현할 수 있지만 단순히 핀 사이 간격을 줄이는 것으로 추가적인 성능을 위한 전류 증가는 기대하기 힘들다.

지난 2014년 IBM은 향후 5년 간 칩 연구 개발에 30억 달러를 투자하겠다고 발표한 바 있다. IBM 리서치는 지난 70여년간 6개 대륙 12개의 연구소와 3천명 이상의 연구 인력을 투입해 미래 기술을 연구해 왔다.

IBM 리서치는 노벨상 수상자 6명, 미국 대통령 자유 훈장 수여자 1명, 미국 기술 훈장 수여자 10명, 미국 과학 훈장 수여자 5명, 튜링상 6명, 미국 국립과학원 회원 19명, 미국 발명가 명예의 전당 등록인 20명을 배출했다.

강희종 기자 mindle@asiae.co.kr