반도체 ‘3차원 구조 칩’ 개발이 대세

반도체 다층 집적화의 핵심기술 TSV(Through Silicon Via) 개발

[아시아경제 왕성상 기자] 땅 이용률을 높이기 위해 고층건물을 짓는 것처럼 반도체분야도 칩 면적의 2차원적 미세화기술한계를 뛰어넘기 위해 3차원 구조 칩 개발이 대안으로 제시되고 있다.

3차원 구조 개념은 패키징 분야에서 이용돼 왔다. 그러나 기존 방식은 단자가 반도체칩의 한쪽 면에만 배치되고 와이어 본딩을 이용, 복수의 칩들 신호단자를 전기적으로 이어줘야 해 칩 크기, 배선의 복잡성, 전력소모에 있어 문제점이 생긴다.

이런 문제점들을 풀기 위해 반도체 기판재료인 실리콘에 수직으로 꿰뚫는 전극을 만들어 고층건물의 엘리베이터와 같은 신호전달경로를 제공하는 TSV(Through Silicon Via) 기술이 제안됐다.

TSV기술은 회로의 집적도, 동작속도, 전력소모 및 제조비 등에 있어서 매우 큰 개선 효과가 기대돼 IBM과 인텔에서 다중 프로세서코어를 가진 칩개발에 적용하고 있다.

NAND플래시 메모리분야 경쟁자인 삼성전자와 도시바도 TSV기술을 이용한 3차원 셀의 개발경쟁이 뜨겁다.

특허청에 따르면 3차원 구조의 칩 개발을 위한 TSV관련기술의 특허출원 건수는 2003년부터 2008년까지 111건으로 집계됐다. 2003년엔 7건에 그쳤으나 2008년엔 39건으로 불었다.

나라별 율은 우리나라 63%, 일본 32%, 미국 5%다. 우리나라는 2006년 들어서야 본격 출원이 이뤄져 3차원 셀의 기반기술 선점에 대한 초기 노력이 경쟁국보다 늦어졌다.

그러나 TSV기술의 태동시기가 비교적 오래되지 않았고 TSV기술의 파급효과보다 지금까지의 특허출원 규모가 작은 점을 감안하면 국내 반도체업계에도 많은 기회가 남아있다.

쌓아온 반도체 강국의 위상에 흔들림이 없기 위해선 관련업계의 꾸준한 기술개발노력이 절실한 실정이다.

[성공투자 파트너] - 아시아경제 증권방송

왕성상 기자 wss4044@asiae.co.kr