Chips&Media收取台积电3纳米工艺库：“提升客户IP实现完成度”
全球视频设计资产（IP）技术领先企业Chips&Media于6日通过台积电（TSMC）收到了3纳米工艺库，并正式对外发布消息。由此，Chips&Media的IP不仅可在台积电既有的5纳米工艺上进行综合和测试，也可在3纳米工艺上完成综合与测试。
工艺库测试使客户在签约前，便可预先确认Chips&Media的IP在台积电相应工艺下将以何种芯片尺寸实现，从而进一步提高芯片开发的便利性。
Chips&Media表示：“该工艺库仅向台积电IP生态系统（Ecosystem）合作伙伴提供。随着先进工艺的快速发展，我们预计今后还将获得计划开发的2纳米工艺库。”并强调称：“Chips&Media多年来作为台积电开放创新（Open Innovation）伙伴及IP联盟伙伴（Alliance Partner），持续参加在美国举办的台积电技术研讨会，其技术实力已获得认可。”
事实上，台积电的开放创新平台（OIP）是覆盖半导体设计与制造全流程的创新技术基础设施，在降低设计门槛、提升初始流片成功率方面发挥着重要作用。台积电通过利用自身的IP、设计实现及面向制造的设计（DFM）等功能，与合作伙伴开展协作，使半导体设计生态系统内的客户和伙伴能够快速导入新技术，并缩短从设计到量产、再到市场进入与实现收益的整体周期。
作为OIP的核心要素之一，IP联盟伙伴通过与提供经硅片验证且具有丰富量产经验IP的全球主要IP企业合作，持续扩展并强化台积电的IP生态系统。
Chips&Media首席执行官Kim Sanghyun表示：“在人工智能（AI）半导体市场快速增长的背景下，本公司与台积电之间的合作伙伴关系未来重要性将进一步提升。作为台积电OIP合作伙伴，我们将努力强化在AI半导体市场中的领导力，并通过技术创新，力争在全球半导体产业中实现持续增长。”
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
