三星加强代工IP布局…发力支持人工智能与汽车电子客户
与三大IP合作伙伴打造数十种IP
尖端IP战略将在SAFE论坛公布
预告扩大与国内IP合作伙伴的协作
三星电子为提升代工（半导体委托生产）竞争力，与半导体设计资产（IP）企业携手合作。通过获取针对其自家工艺最优化的IP，吸引新的无晶圆厂（半导体设计）客户，并提升面向所有客户的开发支持能力。三星电子还表示，将在本月于美国举办的“Samsung Advanced Foundry Ecosystem（SAFE）论坛”上公布相关IP战略。
三星电子代工事业部于14日表示，将通过与Synopsys、Cadence、Alphawave Semi等下一代IP合作伙伴的协作，扩展IP组合，并着手构建相关生态系统。
半导体IP是将半导体特定功能以电路实现的设计模块。在半导体芯片设计时加以利用，可以快速、便捷地打造高性能产品。IP合作伙伴开发IP后，向无晶圆厂和代工企业以及垂直整合器件制造商（IDM）提供，并收取授权费用。Synopsys、Cadence和Alphawave Semi三家企业在全球IP市场的合计份额超过80%。
今后，三星电子将向IP合作伙伴提供工艺设计套件（PDK）、设计方法学（DM）等开发最尖端IP所需的代工工艺信息。IP合作伙伴将基于上述信息开发出针对三星电子代工工艺最优化的IP，计划提供给希望在三星电子代工厂生产产品的海内外无晶圆厂客户。
涵盖人工智能和GPU等多种应用领域IP……强化车用半导体竞争力
三星电子通过本次合作，将获取人工智能（AI）、图形处理器（GPU）、高性能计算（HPC）以及车用电子、移动终端等全领域客户所需的核心IP。可在3纳米（nm，1nm=十亿分之一米）至8nm工艺中使用的数十种IP将纳入囊中。
三星电子还将准备支持高速数据输入输出的接口IP，以及芯粒（将多颗半导体集成在一个封装中的技术）等最尖端封装用UCIe（防止不同芯片之间兼容性问题的技术）IP。在车用半导体领域，将获取满足车规半导体质量标准中最高等级的IP，以进一步强化竞争力。
在这种情况下，在三星电子代工厂生产产品的无晶圆厂客户可根据产品开发阶段，适时利用与相关工艺最匹配的IP。从设计初期阶段起就能减少错误，并缩短从试制品生产、验证到量产所需的时间和成本。据三星电子介绍，从芯片开发到量产的周期有望从以往的3.5至5年缩短到1.5至2年。
三星电子代工事业部副社长 Shin Jongshin 表示：“三星电子将客户成功作为最优先价值，正推进扩展最尖端IP组合”，“今后除全球IP合作伙伴外，还将持续扩大与国内IP合作伙伴企业的协作，更加便捷、快速地支持客户创新产品的开发与量产”。
“将在本月SAFE论坛上公布最尖端IP路线图”
目前，三星电子正与56家IP合作伙伴合作，向客户提供4000多个IP。自2017年代工事业部成立以来，三星电子持续增加IP合作伙伴数量和IP数量，使IP规模扩大到原来的3倍。由于无晶圆厂难以自行准备半导体产品开发所需的全部IP，三星电子通过获取应用广泛的IP，来提升对客户开发的支持能力。
去年，三星代工客户数量较2017年增加了一倍以上。三星电子近期以先进制程中的稳定良率为基础，积极争取客户。公司已宣布与美国AI半导体设计企业 Ambarella 合作，并正将客户群扩展至移动终端、AI、高性能计算和汽车电子等领域。
三星电子计划在28日（当地时间）于美国圣何塞举行的SAFE论坛上，公布与IP合作伙伴的详细合作内容以及最尖端IP路线图和战略。SAFE论坛是三星电子的年度活动，将向包括电子设计自动化（EDA）、IP、半导体封装与测试外包（OSAT）、设计解决方案合作伙伴（DSP）在内的各类代工生态系统合作伙伴介绍最新技术和战略。
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
