从蚀刻、沉积到计量引领半导体图形化创新
主要代工厂正评估2纳米工艺实现
美国半导体设备企业应用材料公司在迎接2纳米（nm，1nm=10亿分之1米）时代之际，公开了全新的刻蚀与计量系统。在半导体工艺技术难度日益提升的背景下，公司提出目标，要通过提升生产效率和良品率的系统，实现图形化（patterning）工艺的创新。
应用材料韩国公司4日在城南市盆唐区总部办公室召开媒体恳谈会，介绍其最新图形化解决方案。
图形化是指在半导体工艺中，在晶圆（硅圆片）上生成电路的整体作业。包括在晶圆上刻画电路图形的光刻工艺、在已绘制的图形上堆积特定材料的沉积工艺，以及将沉积材料按图形形状去除的刻蚀工艺等。
当天，公司新发布了同时支持沉积和刻蚀的“Sym3 Y Magnum”刻蚀系统和“Producer XP Pioneer CVD”图形化薄膜。此举旨在支持为实现微细电路而导入的极紫外光（EUV）工艺。由于要实现2nm产品需要采用下一代EUV——高数值孔径（High NA）光刻为基础的工艺，公司也以此为目标提前布局。
Sym3 Y Magnum是一款在晶圆上沉积材料后，在使用EUV光刻设备绘制的图形进入刻蚀工序前，对其进行平滑处理，从而在提高良品率的同时，有助于改善芯片性能和功耗的解决方案。Pioneer则是在将电路图形绘制到晶圆上之前，先在晶圆上沉积的一种硬掩膜材料，起到帮助图形按设计意图精确成形的作用。
应用材料公司表示，Sym3 Y Magnum已经被主要晶圆代工企业导入，并应用于先进制程；该系统也正被用于基于EUV工艺的DRAM图形化作业。据介绍，Pioneer薄膜同样正被主要存储器制造商用于DRAM图形化工艺中。
当天，应用材料公司还表示，去年首次发布的“Centura Sculpta”已被用于三星电子4nm晶圆代工工艺以及英特尔的最新制程。Centura Sculpta是一种通过拉伸电路图形，从而减少EUV双重图形化步骤的图形化系统，有助于提高良品率并降低成本。公司今年还在Centura Sculpta上新增了消除因线间距过窄而产生桥接缺陷的功能。
Applied Materials Korea技术营销及战略项目总负责人 Lee Gilyong 表示：“利用Centura Sculpta，在设计晶圆厂（工厂）时可以起到降低投资和运营成本的效果。目前该系统正用于EUV光刻，当High NA导入后也有望联动使用。”目前，公司正与主要晶圆代工企业合作，利用Sculpta开展针对2nm实现的评估工作。
公司当天还发布了先进电子束（eBeam）计量系统“Aselta”。该系统旨在减少EUV图形化缺陷，从而有助于提升芯片性能。
Applied Materials Korea代表 Park Gwangseon 表示：“随着全球制造商陆续公布2nm、1nm工艺路线图，在晶圆上绘制超微细电路的图形化工艺重要性日益提高。今后我们将提供能够在跨越纳米、迈向埃（Å，1Å=0.1nm）时代提升工艺效率的解决方案。”
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
