[Peace & Chips]大势是“后工序”…封装技术开发热度高涨
重要性堪比前工序的后工序
仅靠封装技术产品性能可提升两倍
3D堆叠与Chiplet等行业技术开发“火热”
去年11月,三星电子推出了一款用于图形处理的DRAM新产品,名称为“GDDR6W”。产品公开时便引起了业内关注。这不仅仅是因为它是新产品,而是因为这款产品采用了下一代封装技术,大幅提升了性能。
简单来说,封装就是把多块半导体芯片堆叠或组合在一起。它诞生于半导体生产流程中的后工序。如果说前工序是在圆形晶圆上绘制电路,完成大量半导体芯片(裸片)的“底稿”,那么后工序则包括将晶圆切割成单颗芯片,并通过封装(Packaging)工序把它们制成可导电的成品。在这一过程中,还会对芯片进行测试,以确认是否存在问题。
为了推出GDDR6W,三星电子采用了“扇出型晶圆级封装(FOWLP)”技术。FOWLP是在制作封装时,不使用印刷电路板(PCB),而是直接在晶圆上堆叠裸片的技术。由于封装内部不再需要为PCB预留空间,就腾出了更多余量,可以容纳更多芯片。这正是GDDR6W在与既有产品GDDR6封装尺寸相同的情况下,仍能将性能和容量提升至2倍的原因。
像这样,半导体行业近年来正致力于通过发展后工序技术来提升产品性能。业内认为,在投入同样努力的前提下,相较前工序,在后工序中能取得更大的成果。前工序的技术实力已经达到相当高的水平,要在这一领域再拿出高一个层级的全新技术,难度很大。相反,后工序相对而言一直没那么受关注,因此仍有大量“待开垦的土地”。
业内近期对多种封装技术表现出浓厚兴趣。其中具有代表性的是将半导体裸片垂直堆叠的三维(3D)堆叠技术。把在不同工艺中设计、制造出的芯片小块(Chiplet)整合到一个封装中的技术,也备受关注。英特尔为开发Chiplet技术,还与三星电子、台积电(TSMC)、ARM等多家企业组建了名为UCIe的联盟。
零部件行业也在为顺应这一趋势而忙碌布局。以三星电机、LG Innotek为例,两家公司都在全力扩大“倒装芯片球栅阵列(FC-BGA)”业务。FC-BGA是一种将半导体芯片与主基板连接起来的下一代半导体基板,由于能够支持高集成度封装技术,被认为相关市场今后的成长性很高。
本稿为《亚洲经济》每周推出的[Peace&Chips]栏目内容。点击订阅后,您即可免费接收相关报道。
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。