高丽大学·大邱庆北科学技术院联合研究团队
速度提升7.6倍…有望应用于下一代3D芯片
由国内研究团队开发出一项新技术，可大幅提升决定人工智能（AI）半导体性能的存储半导体的精度和处理速度。与现有技术相比，该结构可使数据精度提高100倍以上，读取速度提升7.6倍。
从事下一代半导体器件研究的（自左起）Park Jongyun 高丽大学电气电子工程系博士研究员与 Yoo Hyeonyong 高丽大学电气电子工程系教授。高丽大学供图
View original image高丽大学15日表示，电气电子工程系 Yoo Hyunyong 教授与大邱庆北科学技术院（DGIST） Kwon Hyukjun 教授共同研究团队实现了将 p-沟道硅与 n 型氧化物半导体结合的“互补增益单元（CGC）”结构。
在半导体行业，将多种半导体垂直堆叠的3D封装技术正作为下一代存储技术备受关注。但在低温工艺过程中，由于器件间干扰现象，会出现数据读取精度下降的问题。研究团队通过将 n 型氧化物半导体与 p-沟道硅结合的 CGC 结构解决了这一难题。n 型氧化物半导体具有降低功耗、提高数据保持能力的优点，而 p-沟道硅则在快速、稳定的信息读取方面具有优势。
团队还将既往被视为问题的电容耦合现象用作电压放大机制。其结果是，作为准确读取数据能力指标的感测裕量较现有技术提升了100倍以上。研究团队表示：“即使在1024个单元互联的环境中，也能实现稳定运行。”
此外，通过低温工艺，团队在激光结晶硅器件中获得了世界最高水平的晶粒尺寸。一般而言，晶粒越大，半导体运行速度越快。CGC 结构实现了比既有氧化物半导体基单元快约7.6倍的运行速度。数据保持性能同样较现有技术提升100倍以上，达到了最高水准。
Yoo 教授表示：“此次技术将成为加速3D封装半导体商业化的关键基础技术”，并称“有望在今后高性能 AI 芯片和大容量存储半导体的开发中得到应用”。
此次研究成果将于下月在半导体器件领域最高权威学会——超大规模集成电路（VLSI）研讨会（2026 IEEE/JSAP Symposium on VLSI Technology & Circuits）上发表。
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
