为克服半导体微细工艺的极限、引领半导体产业创新，国内成功开发出一种可望担当此重任的p型半导体材料及其薄膜晶体管。
韩国电子通信研究院（以下简称ETRI）23日表示，研究团队利用碲（Te）基硫属化物系p型半导体材料，开发出一种可在室温下沉积、且工艺简单的p型Se-Te（硒-碲）合金晶体管。
尤其是，ETRI还同步开发出一项技术：在n型氧化物半导体与p型碲构成的异质结结构中，通过控制碲薄膜中的电荷注入，可系统地调节n型晶体管的阈值电压，从而提高其应用价值。
半导体根据是否掺杂可分为本征半导体与杂质半导体。其中，本征半导体指未掺杂任何杂质的纯半导体。另外，半导体中常用的硅，由于电子无法自由移动，即便加上电压也不会有电流流过。
出于同样原因，本征半导体需要掺入特定杂质，以调节并利用其半导体特性及电导率。此时，杂质半导体会根据所掺杂杂质的种类，分为n型半导体与p型半导体。
目前显示领域主要采用的是铟镓锌氧化物（IGZO）为基础的n型氧化物半导体。由于p型氧化物半导体在电学特性和工艺性方面尚不及n型氧化物半导体，业界虽然也使用p型低温多晶硅（LTPS），但其成本高且受限于基板尺寸等问题，存在明显局限。
然而，随着近期超高分辨率显示器（SHV级，8K×4K）对240Hz以上刷新率的需求不断增加，业界对p型半导体开发的关注度大幅提升。
仅依靠一直以来主要用于显示器的n型半导体基晶体管，难以实现高刷新率显示器。基于同样原因，具有可与n型特性相匹敌性能的p型半导体需求在一线应用中持续增加。
有鉴于此，ETRI研究团队在碲中掺入硒（提高沟道层结晶温度），先在室温下沉积非晶薄膜，再通过后续热处理实现结晶，开发出p型半导体。该半导体可改善迁移率，并获得较传统晶体管更高的导通/关断电流比特性。
ETRI研究团队还确认，当将碲基p型半导体以异质结结构引入到n型氧化物半导体薄膜之上时，可根据碲的厚度控制n型晶体管中电子的流动，从而调节n型晶体管的阈值电压。
尤其是在无需钝化层的情况下，团队通过调节异质结结构中碲的厚度，改善了n型晶体管的稳定性。
ETRI研究团队基于上述成果预计，未来将加速推动同时满足高分辨率与低功耗需求的下一代显示产业发展。
p型半导体不仅在显示领域，在整个半导体产业中的应用潜力也被证实十分突出。
例如，全球知名半导体企业目前正致力于开发提高半导体集成度的微细工艺，但众多专家分析认为，半导体集成度提升已接近极限。
因此，业界近来开始采用堆叠多枚半导体芯片的三维堆叠方式。硅通孔（TSV）是代表性的堆叠方式，即将多片晶圆叠在一起后打孔实现电连接。通过这种方式，可提高基板空间利用率，并具有降低功耗的优点。
但工艺成本高、良率低等问题仍是亟待解决的课题。
从这一角度看，ETRI研究团队开发的n型氧化物半导体与碲基p型半导体异质结薄膜晶体管及p型半导体器件，即便在300℃以下工艺条件下也能稳定运行，被评价为有望成为加速M3D商业化的催化剂。
相关研究成果已分别于4月和上月刊登在《美国化学会（ACS）应用材料与界面》期刊上。
ETRI柔性电子器件研究室责任研究员Jo Seonghaeng表示：“ETRI的研究结果，将不仅在未来OLED电视和扩展现实（XR）设备等下一代显示领域得到广泛应用，也将对超低功耗互补金属氧化物半导体（CMOS）电路及动态随机存取存储器（DRAM）等研究产生重要推动作用。”
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
