“Samsung Foundry 2024”在韩国举行
Samsung Electronics社长 Choi Siyoung 发表主题演讲
日本拿下AI加速器2纳米一站式代工订单
为韩国无晶圆厂企业强化MPW支持
“三星的整合解决方案不仅能够保障人工智能（AI）、高性能计算（HPC）性能，在供应链管理层面也将客户便利性最大化。如果在2027年之前连光子学（光学器件技术）都拿到手，就可以完成‘一站式AI解决方案’。”
三星电子晶圆代工事业部社长 Choi Siyoung 9日以主题演讲者身份出席在首尔COEX举行的“Samsung Foundry Forum 2024”时作出上述表示。他指出，在AI时代，三星晶圆代工的竞争力在于一条龙代工（Turn Key，整体生产），并表示：“综合性的AI解决方案将成为在AI革命中取得成功的动力。”
承接日本AI加速器2纳米工艺一条龙订单
Choi Siyoung 当天表示：“在低迷的市场环境中，AI却以最快的速度演进”，“这种速度令人惊讶。”他接着指出：“要让这种演进不停歇地持续下去，必须实现多种技术创新”，“当前是比任何时候都更需要半导体创新的时点”。
在此背景下，三星电子正强化一条龙竞争力，以扩大晶圆代工业务。公司聚焦于从半导体设计资产（IP）、中介层（Interposer）和高带宽内存（HBM）、逻辑芯片，到先进封装在内的各类解决方案的综合提供。Choi Siyoung 强调：“单独提供各项解决方案并不难，但能够实现整合提供的企业，全球只有一家（三星电子）。”
相关成果已经开始显现。三星电子与国内设计解决方案（DSP）企业 Gaonchips 合作，承接了先进工艺一条龙服务订单。计划通过2.5D先进封装量产日本AI企业 Preferred Networks（PFN）基于2纳米（SF2）的AI加速器。PFN不仅在深度学习领域开发芯片，还开发超级计算机以及基于生成式AI模型等软硬件技术。
三星电子也正按照既定路线图提升先进工艺技术实力。继2022年开始量产采用下一代晶体管结构——环绕栅极（GAA）的3纳米工艺后，近期正在推进第二代3纳米工艺。Choi Siyoung 表示：“我们计划自2025年启动2纳米工艺，2027年提供基于背面供电网络（BSPDN）的2纳米工艺SF2Z”，“并将在2027年提供1.4纳米工艺。”
另一方面，三星电子晶圆代工事业部副社长 Sim Sangpil 当天表示：“通过AI，世界正在急剧变化”，并指出HBM供不应求的现象尤为突出。他解释称：“HBM现在也是有货就卖光”，“一见到客户，对方就拼命要HBM。”他还补充说：“我们自己也拿不到货，只能去找存储事业部再要HBM”，“据说今年HBM需求较去年增长了四倍。”
当天以发言人身份出席活动的三星电子存储事业部常务 Choi Jangseok 表示：“16层HBM4除了封装本身之外，还必须掌握包括多种最尖端封装技术，以及为实现性能、功耗、面积优化而采用鳍式场效应晶体管（FinFET）等在内的多种新工艺技术，并对其进行适当组合与实现”，“目前正按照既定时间表推进准备工作。”
扩大MPW服务 支持无晶圆厂企业试制样品
三星电子当天还具体公布了支持国内系统半导体生态的相关计划。Choi Siyoung 表示：“三星电子为了与国内无晶圆厂（半导体设计）客户合作，除先进工艺外，还在支持多种特殊工艺技术。”他接着称：“将通过提升AI电源效率的BCD、提高边缘设备精度的高灵敏度传感器技术等特殊解决方案的融合，为客户提供最需要的AI解决方案。”
特殊工艺技术主要用于实现嵌入式存储器、图像传感器等特定功能的工艺。BCD工艺是在一枚芯片上实现模拟信号控制（Bipolar）、数字信号控制（CMOS）以及高电压管理（DMOS）晶体管的过程，主要应用于功率半导体生产。
三星电子还计划与DSP合作伙伴一道，支持国内无晶圆厂企业在高性能计算和AI领域扩大影响力。同时，将强化为无晶圆厂企业试制样品提供的“多项目晶圆（MPW）”服务。利用MPW服务的客户可以在一片晶圆上布置多种设计进行测试，从而降低制造成本并提高半导体成品成熟度。
三星电子今年的MPW服务总次数为32次，覆盖从4纳米到130纳米工艺。这一数字较去年增加约10%。明年将把次数增至35次。尤其是在国内无晶圆厂和DSP需求较大的4纳米工艺方面，明年将比今年多增加1次MPW服务运行，以支撑国内高性能计算和AI领域的先进半导体生态。
日本与欧洲晶圆代工论坛计划下半年举行
三星电子当天还为合作伙伴提供了交流网络机会，并就加强创新合作方案进行了讨论。国内无晶圆厂企业 Telechips、ABOV、Rebellions 等三家公司通过在Samsung Foundry Forum的分论坛发表演讲，分享了与三星电子成功合作的成果与愿景，以及无晶圆厂行业趋势等内容。
三星电子与国内外合作伙伴还在本次SAFE论坛上重点介绍了2.5D及3D芯粒设计技术和IP组合、用于验证和优化设计的方法论等AI半导体设计基础设施。
此前，三星电子在上月于美国硅谷举办的晶圆代工论坛上，曾与合作伙伴分享了最尖端封装协作体（Multi-Die Integration Alliance）首次研讨会的成果。公司在会上强调，利用先进工艺技术、设计基础设施和封装技术，有很大可能实现下一代高性能·高带宽半导体。
![100万亿恐打水漂…“三星罢工成史上级利好” 价格暴涨20%市况大乱 [台湾芯片通信]](https://cwcontent.asiae.co.kr/asiaresize/93/2026051416263163580_1778743590.jpg)
此外，三星电子每年都会在全球主要据点地区举办晶圆代工论坛和SAFE论坛。继在美国和韩国分别举办活动之后，下半年还计划在日本（东京）和欧洲（德国慕尼黑）追加举办相关活动。
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
