每层堆叠4层D-RAM的HBM
继12层后16层HBM即将登场

提升堆叠层数的制造技术受关注
三星电子与SK海力士竞争格局

最近,存储半导体行业正掀起一轮新的“堆叠大战”。过去主要是在闪存(NAND Flash)领域堆叠竞争尤为激烈,如今在动态随机存取存储器(DRAM)领域,也不断出现提高堆叠层数的尝试。这都是因为用作人工智能(AI)存储器、需求激增的高带宽存储器(HBM)。


HBM是一种高性能DRAM,通过将多颗DRAM芯片垂直堆叠并相互连接,以提升数据处理速度。自从2013年首次开发以来,HBM已经从第一代(HBM)、第二代(HBM2)、第三代(HBM2E)、第四代(HBM3)、第五代(HBM3E)一路演进。目前,已经出现了将12颗DRAM裸片堆叠而成的HBM3E 12层产品。

[Peace & Chips]继NAND后DRAM也掀起“堆叠”竞赛…三星·海力士提升HBM层数 View original image

存储行业一直在高度化HBM技术的同时,不断提高产品的堆叠层数。先后推出了4层、8层、12层产品,每次以4层为单位提高,从而扩大容量。之所以要以4层为一个台阶进行堆叠,是因为需要符合国际半导体标准化组织(JEDEC)制定的HBM规格。


就最新一代产品HBM3E而言,继8层产品之后,12层产品也已问世。随着进入AI时代,数据处理量急剧增长,由此带来的存储器课题也不断增多,因此不仅性能要提升,容量也必须同步扩大。这正是HBM市场上堆叠竞争日益突出的原因。


三星电子今年2月曾推出业界最大容量的36吉字节(GB)12层HBM3E。在SK海力士在HBM市场表现抢眼的背景下,三星为夺回主导权,快速推出新产品,发起“抢速度”的攻势。最近,三星还表示,将在第二季度内实现HBM3E 12层产品的量产。


随后,SK海力士本月也调整了HBM路线图时间表。原本计划明年供应的HBM3E 12层产品,将提前至第三季度量产。公司还细化了计划,表示将从本月起向客户提供该产品的样品。

图片由联合新闻提供

图片由联合新闻提供

View original image

半导体行业预计,从明年以后,有望见到采用16层堆叠的第六代HBM4。由于HBM市场竞争加剧,产品推出周期不断缩短,业界普遍认为,堆叠层数高于目前水平的HBM即将登场。


随着HBM世代不断演进、堆叠层数持续提升,最终将由技术成熟度更高的企业夺得市场“王冠”的可能性极大。在这一过程中,三星电子与SK海力士在HBM制造方式上的差异将带来怎样的结果,正受到业界关注。


在将DRAM进行堆叠并连接的过程中,HBM需要在芯片上打出数千个微小孔洞,通过硅通孔(TSV)工艺以电极连接芯片。三星电子采用的是在芯片之间加入一层薄的非导电膜(NCF),再通过加热压合的“TC-NCF”方式生产产品。SK海力士则采用先对芯片加热,再在芯片之间注入液态保护材料并使其固化的“MR-MUF”方式。


[Peace & Chips]继NAND后DRAM也掀起“堆叠”竞赛…三星·海力士提升HBM层数 View original image

市场评价认为,SK海力士通过采用MR-MUF工艺提升了HBM良率,从而增强了产品竞争力。三星电子则表示,随着HBM堆叠层数增加,会出现弯曲问题,自家制造方式在这一点上优势更大,因此信心十足。SK海力士则强调,MR-MUF技术适用于高层数堆叠,并已预告将以该工艺推出16层HBM4。



从中长期来看,两家公司很可能都会采用新的制造方式——“混合键合”(Hybrid Bonding)。所谓混合键合,是指取消设置在芯片之间、用于导电的焊凸点(导电凸起),改为直接将芯片互相键合。随着HBM堆叠层数提高,这一方式将成为必需,但其技术难度极高,因此相关研究正如火如荼地展开。未来在混合键合实现之后所展开的行业竞争,也因此备受关注。

编者按被称为现代产业“粮食”的半导体,是我们每天都会听到的词汇,但真要开口解释,却总觉得无从说起。《Peace & Chips》将用通俗方式,为您轻松讲解原本艰深的半导体概念和整个产业脉络。您只需“端好勺子”,就能轻松“入口”。


本报道由人工智能(AI)翻译技术生成。

版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。