三星电子社长 Lee Jung-bae：“以11纳米级DRAM和第9代V-NAND拉开超大差距”

by Kim Pyeonghwa

Published 17 Oct.2023 10:20(KST)

Lee Jeongbae社长首次在新闻室发表专栏
“正在开发采用新结构的3D DRAM和V-NAND”

“通过目前正在开发的11纳米级DRAM，我们将实现业内最高水平的集成度。第9代V-NAND正在开发在双层堆叠结构下可实现的最高层数产品。我们已在明年年初量产之前，成功获取到可用于量产的工作芯片。”

Samsung Electronics存储事业部部长（社长）Lee Jeongbae于17日通过刊登在三星半导体新闻室的投稿文章中公布了上述计划。本次投稿是在20日于美国硅谷举行的“Samsung Memory Tech Day 2023”之前，为介绍Samsung Electronics存储半导体业务愿景而发布的。这是Lee社长首次发表此类投稿文章。

Lee Jeongbae 三星电子存储器事业部部长（社长） / [照片来源=三星半导体新闻室提供]

他指出，随着数据中心成为存储器的主要应用领域，技术课题日益增多。超大规模人工智能（AI）以及在终端设备上实现AI的端侧AI（On-Device AI）也正崛起为新的应用场景，对高性能、大容量、低功耗存储器的需求不断提升。此外，业界不仅要求存储器实现其本来的数据存储功能，还要求其具备计算功能。

Samsung Electronics在这样的业务环境变化中，一方面提升成本竞争力，另一方面努力推出令客户满意的产品。公司在持续推进技术创新的同时，正实施扩大先进制程和高附加值产品生产比重的战略，并进一步增加研究与开发（R&D）投入，强化与客户及合作伙伴之间的协作关系。

以技术实力为先导预告实现最高水平集成度

Samsung Electronics今后将把存储器产品DRAM和NAND闪存的集成度提升至极限水平，并通过包括客户定制产品在内的差异化解决方案，开拓新市场。鉴于即将到来的10纳米以下DRAM与1000层V-NAND时代中，新的结构与材料创新极为重要，公司将专注于相关开发。

Lee社长表示：“DRAM方面，我们正开展三维（3D）堆叠结构和新材料的研究与开发”，并解释称：“V-NAND方面，我们在持续高度化本公司实现业内最小单元尺寸这一优势的同时，着手引入新结构等，扎实推进下一代创新技术的开发。”

公司近期成功开发出业内最高容量的32Gb DDR5 DRAM。今后将持续扩充大容量DRAM产品阵容，并扩展为可实现1TB容量模组的解决方案。公司还在构想通过CXL内存模组（CMM）等新型接口，根据需求任意扩展内存带宽和容量的未来图景。

三星电子存储半导体业务战略介绍图片三星半导体新闻室供图

在作为AI专用存储器而备受关注的高带宽存储器（HBM）方面，公司将向市场提供最高性能产品，并在此基础上通过客户定制产品扩展业务范围。针对低功耗特化产品LPDDR DRAM，公司将采用高介电常数金属栅极（HKMG，一种将漏电流降至最低的下一代技术）工艺，在实现高性能的同时，通过模组形态的LPDDR5X CAMM解决方案，将应用领域拓展至数据中心。

为了解决因数据处理量增加而产生的存储器瓶颈现象，公司将把内存内计算（PIM）和近内存计算（PNM）技术应用于HBM、CMM等产品。在服务器存储领域，公司将根据不同应用变更容量，并推出可扩展至拍字节（PB）级的固态硬盘（SSD）产品。