专访全球首款12层HBM3研发团队
通过增加DRAM芯片堆叠容量提升50%
“随着人工智能（AI）模型的快速发展，正在带动对超高速、大容量存储器的需求。顺应这一趋势，感谢SK海力士开发出新的高带宽存储器（HBM）半导体。”——Roman Kirichinsky，AMD存储产品部门总负责人、副总裁
SK海力士在9日于自家新闻中心刊登了开发团队的采访内容，该团队成功开发出全球首款12层堆叠HBM3 24GB（千兆字节）半导体并向AMD提供了样品。这也概括了SK海力士在HBM半导体领域取得的压倒性成绩，甚至获得了主要图形处理器（GPU）客户AMD副总裁的认可。GPU是一种能够同时处理大量运算的装置，主要用于AI训练。
HBM是一种通过硅通孔（TSV）将多颗动态随机存取存储器（D-RAM）芯片垂直连接，以提升数据处理速度的产品。SK海力士在2021年全球率先开发的HBM3是第四代产品，并已从去年开始量产。12层堆叠24GB封装的开发同样是全球首例，这也是成功吸引AMD的关键。Seong Hyeongsu HBM后工序产品工程（PE）项目负责人（PL）表示：“走从未走过的路总会让人感到恐惧，但当达到目标时，喜悦也会加倍”，并称“对我们全球首次开发出12层HBM3感到自豪”。
SK海力士12层HBM3是在原有16GB产品的基础上，将D-RAM芯片数量从8颗增加到12颗，使容量提升了50%。在实现当前最大容量24GB的同时，其高度（产品厚度）仍保持与16GB产品相同水平，从而实现了在相同空间内处理更多数据。
为在保持厚度不变的情况下提升容量（堆叠层数），他们将D-RAM芯片的厚度削薄40%，并逐层向上堆叠。为防止芯片容易弯曲，对环氧树脂密封材料（EMC）进行了改良，并引入了“先进MR-MUF”工艺。密封材料是一种用于保护半导体芯片免受外部热量、湿气及冲击影响的材料。从量产8层HBM3到开发出12层HBM，仅耗时10个月。在先进MR-MUF中，与既有工艺不同的是，应用了抑制晶圆翘曲的控制技术。Kwon Jongo，SK海力士晶圆级封装（WLP）后端（BE）开发项目负责人（PL）表示：“通过先进MR-MUF工艺，将生产效率提升了约3倍，散热性能提升了约2.5倍。”
12层HBM3目前已向包括AMD在内的多家全球客户提供产品样品，正处于测试阶段。SK海力士表示，“正获得相当积极的反馈”。Kim Wangsu，SK海力士D-RAM产品企划项目负责人（PL）称：“借助这款产品，系统级芯片（SoC）企业可以在保持相同尺寸的前提下，将容量提升至原来的1.5倍”，并表示“将从下半年开始供应这一新产品”。SoC是将图形、音频等多媒体部件与中央处理器（CPU）、D-RAM等半导体集成在一起以提升效率的产品。
作为SK海力士12层HBM3开发主力的工程师们表示，在第五代HBM3E以及HBM4产品上也将继续保持“超越性差距”。他们称：“既然SK海力士已经名副其实地确立为HBM领域的强者，那么在下一代HBM3E和HBM4上也将牢牢守住全球第一的位置。”
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
