一种能够同时实现高生产率和成本节减效果的下一代半导体封装技术已在韩国国内研发成功。
韩国机械研究院（以下简称机械研）表示，自主制造研究所半导体设备研究中心的Song Junyeop研究委员、Lee Jaehak博士研究团队与Hanwha Precision Machinery株式会社、Cressem株式会社、MTI株式会社、Nepes株式会社合作，开发出了可在大面积面板上实现半导体封装的核心源头技术及实用化技术，并于26日对外公布。
首先，研究团队利用非圆形（300毫米）而是方形（600毫米×600毫米）的大面积面板，将生产率最大化。同时，集成开发并应用了可实现±5微米以内精度、每小时生产1万枚以上芯片的键合设备，以及具备1~2微米级分辨率的高速大面积检测设备。
在此过程中，应用了FO-PLP（扇出型面板级封装）键合与检测设备以及工艺、材料技术等。FO-PLP是将半导体芯片排列在大面积面板上进行封装的技术。与既有在晶圆单位上进行封装的FO-WLP（扇出型晶圆级封装）技术不同，FO-PLP利用大面积面板，生产率相对更高，但同时也存在需要克服技术高难度的挑战。
在FO-PLP技术中，芯片在被重新分布到大面积面板的过程中，会产生由于芯片胶黏剂台阶差、黏贴过程中的重新排列误差、以及模塑时材料间热膨胀系数差异所导致的芯片偏移（Die Shift）误差。尤其是如果各工序阶段的误差不断累积放大，将导致封装良率下降的瓶颈。
然而，本次研究团队开发的集成式人工智能检测与校正技术，能够减小FO-PLP中的芯片偏移误差，从而提升良率与生产率。
研究团队将芯片偏移水平控制在±5微米左右，实现了稳定的高精度，这一精度较以往提升了30%以上。通过高速芯片偏移检测与校正技术确保高度精密度，使生产率较海外先进企业提升30%以上，这也是一大优势。
研究团队强调，相比既有的300毫米FO-WLP，本次技术将生产率提升了6.5倍，大幅降低了封装制造成本。今后若将线宽微缩至全球最高水平的7微米以下，有望应用于高性能高端封装。
机械研研究委员Song Junyeop表示：“FO-PLP市场在未来5年内被预测为年均增长率达30%的高成长领域”，“预计到2030年规模将达500亿美元的半导体封装市场，有望由FO-PLP技术来引领”。
另一方面，机械研当日在首尔EL Tower红宝石厅与韩国半导体研究组合、Hanwha Precision Machinery、Cressem、MTI签署了为实现下一代半导体FO-PLP技术商业化的业务协议。
版权所有 © 阿视亚经济 (www.asiae.co.kr)。 未经许可不得转载。
