KAIST-三星，大幅增加系统半导体实训机会

Published 21 Jun.2023 15:36(KST)

Updated 21 Jun.2023 15:58(KST)

open/close

21日下午举行签约仪式
新增进行5次28纳米级制作、200件

韩国科学技术院（KAIST）学生利用三星电子设备进行系统半导体设计和制作实习的机会大幅扩大。

韩国科学技术院与三星电子于23日下午在IDEC东滩教育场举行协议签署仪式，支持追加制作系统半导体（28纳米FD-SOI MPW）。从左起为Park Incheol 韩国科学技术院 IDEC 所长和Park Sanghun 三星电子常务。照片由韩国科学技术院提供

KAIST于21日下午与三星电子举行了“系统半导体（28纳米）追加制作支持”协议签署仪式，以扩大针对半导体人才培养的支持。与此相关，KAIST半导体设计教育中心（IDEC）在政府支持下，自2021年起执行“下一代系统半导体设计专业人才培养项目”。该项目在5年内共投入170亿韩元政府资金，面向全国高校硕士、博士阶段学生，提供从半导体芯片设计到制作的专业教育课程。

具体来看，自2021年起，中心与三星电子合作，为学员提供使用28纳米逻辑（Logic）工艺制作芯片的机会。三星电子原计划在2026年前共进行10次工艺流片，支持制作合计400枚系统半导体芯片。

但在当天，KAIST与三星电子通过签署新协议，决定额外再提供5次工艺机会，追加支持制作200枚芯片。也就是说，在“下一代系统半导体设计专业人才培养项目”实施期间，将总共进行15次工艺流片，为实习设计和制作600枚芯片提供机会。

半导体芯片制作，是将相关专业研究生通过理论教育完成的设计图纸应用到晶圆上，制作出实物芯片的关键环节。通过使用实物芯片进行实验，可以验证设计的适配性。然而，如果委托半导体代工企业制作芯片，通常至少需要数千万至数亿韩元的费用，因此获得机会并不容易。