“用三明治结构阻断漏电流”……DGIST开发下一代3D半导体晶体管[读懂科学]

即便在二维纳米沟道中也能稳定运行的“双调制板状叠层晶体管”实现
无需高价超精密工艺即可实现大面积、多层扩展……发表于国际学术期刊《Advanced Science》

作为下一代高集成度半导体核心技术之一的三维（3D）叠层晶体管，其结构性局限有望通过一项全新的设计策略得到解决。研究团队开发出一种即使在纳米级超细沟道中也能抑制漏电流并保持稳定工作的晶体管结构，为今后低功耗、高集成度半导体设计打开了新的可能性。

大邱庆北科学技术院（DGIST）电气电子计算机工程系教授 Jang Jaeun 研究团队于12日表示，其团队首次在全球范围内开发出一种即使在二维纳米沟道结构中也能稳定运行的“双调制板状叠层晶体管（Dual-modulated vertically stacked transistor）”。相关研究成果已发表在国际学术期刊《Advanced Science》上。

近期，随着在有限面积内集成更多器件的需求不断增加，半导体产业正面临微缩化带来的物理极限。作为应对方案，将电流流经的沟道沿垂直方向层层堆叠的板状叠层晶体管结构，正受到关注，被视为下一代3D半导体技术。

然而，在既有结构中，电极会屏蔽电信号，导致栅极信号无法均匀传递至整个沟道。随着沟道长度缩短，电流泄漏或工作不稳定等“短沟道效应”加剧，这成为一大局限。

为解决这一问题，研究团队提出了“二重调制结构”，即在沟道上下方分别设置栅极，以不同方式控制沟道。上下电极以类似“三明治”的形式包裹沟道，从而控制电流流动。

具体而言，研究团队在下部电极上形成微小孔洞（微孔），使电场能够更深入地传输到沟道内部；在上部电极则采用新材料石墨烯（Graphene），以精确调节电流流动。此外，还在易发生漏电流的区域增加阻断层，切断不必要的功率损耗路径。

研究结果显示，即使在纳米级超薄沟道中，团队也成功将电源关闭时产生的漏电流抑制在约10⁻¹²安培（A）水平。同时，该结构实现了能够清晰区分电源开关状态的高开关性能，并在低电压下提供足够的输出电流。在光照或长时间驱动等外部应力环境下，也被证实能够稳定工作。

这一技术无需昂贵的超精密对准工艺或高温工艺，便于扩展到大面积工艺和多层叠层结构，这也是其一大优势。研究团队预计，今后该技术不仅可应用于高集成度3D半导体，还有望拓展至低功耗逻辑器件、下一代存储器、柔性电子设备等多个领域。

Jang 教授表示：“我们提出了一种使纳米尺度沟道也能稳定运行的新型双栅极设计策略，这一结构有望突破既有垂直型晶体管的根本性局限，为下一代低功耗、高集成度3D半导体技术的发展提供重要解决方案。”

本研究在科学技术信息通信部和韩国研究财团的 InnoCORE 项目资助下完成。