韓 반도체 학부생에 칩 설계·검증 기회 제공한다

과기정통부-연구기관, 1일 협약식 개최
칩 설계도 내면 실물 제작·검증 등 현장 경험 제공
'특화' 반도체 우수인력양성 차원

반도체학과 학부생들에게 취업하자마자 현장에 곧바로 투입될 수 있도록 설계·제작·검증 경험을 쌓을 수 있는 길이 열렸다.

자료사진.

과학기술정보통신부는 1일 대전 한국전자통신연구원(ETRI)에서 ‘반도체 설계 검증 인프라 활성화 사업’ 추진을 위한 협약식과 현판식을 개최했다. ‘차별화된 반도체 설계 인재 양성을 위한 설계검증 서비스'를 본격 착수한 것이다. 윤석열 대통령이 작년 6월 국무회의에서 지시한 반도체 산업 우수 인재 육성의 후속 조치 중 하나다.

이 서비스는 반도체 설계 전공 학부생·대학원생에게 자신이 설계한 칩(Chip)을 제작·검증할 기회를 제공한다. 설계한 반도체 칩의 제작을 신청하면 ETRI·서울대·대구경북과학기술원이 운영하는 반도체 팹(Fab)에서 500nm CMOS(상보형 금속 산화막 반도체) 기술을 이용해 제작·패키징돼 받아 볼 수 있다. 이를 통해 학생들은 자신의 칩이 설계한 대로 동작하는지 직접 측정 및 분석을 통해 검증할 수 있게 된다.

그동안 반도체 학과 학부생들은 이같은 기회가 사실상 없었다. 석·박사 과정의 대학원생도 주로 상용 파운드리에서 칩 제작을 의뢰하고 있는 상황이다. 하지만 비싼 가격과 오랜 대기시간, 부족한 피드백 등으로 대다수의 학생들이 칩 제작 기회를 갖기 어려웠다. 또 전문 파운드리에서 제공하는 PDK(Process Design Kits)는 설계자가 알아야 하는 정보로 학생들이 배워야 한다. 그러나 PDK는 비밀유지계약 하에서 제공되기 때문에, 학부생들에게 제공되기 어렵고 수업에서도 사용되기 어렵다.

과기정통부의 이번 프로그램은 국내에서 최초로 시도하는 내 칩(My Chip) 제작 서비스다. 국내 공공 팹(Fab)을 활용하여 학부생·대학원생에게 무료로 신속하게 칩을 제작해주고, 관련 사항을 빠르게 피드백할 수 있는 체계로 추진된다. 과기정통부는 실전 역량을 갖춘 설계 인재를 양성하는 매우 실효적인 교육 모델이라고 보고 있다.

올해 4분기부터 시범 서비스를 1회 제공한다. 내년부터 2027년까지 4년 간 매년 6~12회 이상의 설계검증 서비스를 제공하는 것을 목표로 하고 있다. 매년 500~1,000명 이상의 설계 전공 학생들이 칩 제작 혜택을 받을 수 있을 것으로 예측된다.

이종호 과기정통부 장관은 “반도체 기술패권 경쟁이 치열한 상황에서, 반도체 인재 양성은 매우 중요하다”며 “우리나라가 보다 효율적으로 시스템 반도체 경쟁력을 확보하기 위해서는 경쟁국과 차별화된 방안을 적극적으로 도입해야 한다는 차원에서 도입했다"고 설명했다.

한편 서비스 참여를 원하는 학생·교수 등은 국가나노인프라협의체에 문의하면 된다.

김봉수 기자 bskim@asiae.co.kr